AMD CTO, Chiplet에 대해 이야기하다: 광전 공동 밀봉 시대가 다가오고 있습니다

AMD 칩 회사 경영진은 향후 AMD 프로세서에 도메인별 가속기가 장착될 수 있으며 일부 가속기는 타사에서 개발할 수도 있다고 말했습니다.

샘 나프지거(Sam Naffziger) 수석 부사장은 수요일 공개된 비디오에서 AMD 최고 기술 책임자인 마크 페이퍼마스터(Mark Papermaster)와 대화를 나누며 소형 칩 표준화의 중요성을 강조했습니다.

“도메인별 가속기는 와트당 달러당 최고의 성능을 얻는 가장 좋은 방법입니다.그러므로 발전을 위해서는 반드시 필요합니다.각 영역마다 특정 제품을 만들 여유가 없기 때문에 우리가 할 수 있는 것은 작은 칩 생태계, 즉 본질적으로 라이브러리를 갖는 것입니다.”라고 Naffziger는 설명했습니다.

그는 2022년 초 창설된 이후 칩렛 통신을 위한 개방형 표준인 UCIe(Universal Chiplet Interconnect Express)를 언급한 것입니다. 이는 AMD, Arm, Intel, Nvidia 등 업계 주요 기업으로부터 폭넓은 지지를 얻었습니다. 다른 많은 소규모 브랜드와 마찬가지로.

AMD는 2017년 1세대 Ryzen 및 Epyc 프로세서를 출시한 이후 소형 칩 아키텍처의 선두에 서왔습니다.그 이후로 House of Zen의 소형 칩 라이브러리는 여러 컴퓨팅, I/O 및 그래픽 칩을 포함하도록 성장하여 이를 소비자 및 데이터 센터 프로세서에 결합하고 캡슐화했습니다.

이 접근 방식의 예는 2023년 12월에 출시된 AMD의 Instinct MI300A APU에서 찾을 수 있으며, 13개의 개별 소형 칩(I/O 칩 4개, GPU 칩 6개, CPU 칩 3개)과 8개의 HBM3 메모리 스택으로 패키지되어 있습니다.

Naffziger는 미래에는 UCIe와 같은 표준을 통해 타사에서 제작한 소형 칩이 AMD 패키지에 들어갈 수 있게 될 것이라고 말했습니다.그는 대역폭 병목 현상을 완화할 수 있는 기술인 실리콘 포토닉 인터커넥트를 AMD 제품에 타사 소형 칩을 도입할 수 있는 잠재력이 있다고 언급했습니다.

Naffziger는 저전력 칩 상호 연결 없이는 이 기술이 실현 가능하지 않다고 믿습니다.

“광 연결을 선택하는 이유는 엄청난 대역폭을 원하기 때문입니다.”라고 그는 설명합니다.따라서 이를 달성하려면 비트당 낮은 에너지가 필요하며, 패키지에 작은 칩을 넣는 것이 가장 낮은 에너지 인터페이스를 얻는 방법입니다.”그는 공동 패키징 광학으로의 전환이 다가오고 있다고 생각한다고 덧붙였습니다.

이를 위해 여러 실리콘 포토닉스 스타트업이 이미 이를 수행할 수 있는 제품을 출시하고 있습니다.예를 들어, Ayar Labs는 Intel이 작년에 제작한 프로토타입 그래픽 분석 가속기에 통합된 UCIe 호환 광자 칩을 개발했습니다.

타사 소형 칩(포토닉스 또는 기타 기술)이 AMD 제품에 도입될지는 아직 알 수 없습니다.이전에 보고한 것처럼 표준화는 이기종 멀티 칩 칩을 허용하기 위해 극복해야 할 많은 과제 중 하나일 뿐입니다.우리는 AMD에게 소형 칩 전략에 대한 추가 정보를 요청했으며 답변을 받으면 알려 드리겠습니다.

AMD는 이전에 경쟁 칩 제조업체에 소형 칩을 공급한 적이 있습니다.2017년에 출시된 Intel의 Kaby Lake-G 구성 요소는 AMD의 RX Vega GPU와 함께 Chipzilla의 8세대 코어를 사용합니다.이 부분은 최근 Topton의 NAS 보드에 다시 나타났습니다.